APRAŠYMAS

FPGA Core Valdybos Funkcijos XILINX Spartan-3E Chip XC3S500E Borto Apžvalga

Core3S500E yra FPGA core valdybos, kad funkcijos XC3S500E įrenginys laive, remia ir toliau plėsti.

borto 1pcs XCF04S

integruotas FPGA pagrindinės grandinės dalis, tokia kaip laikrodis grandinės

borto nCONFIG mygtuką, iš NAUJO mygtuką, 4 x Led

visi I/O prievadai yra prieinama pin antraštes

borto JTAG derinimo/programavimo sąsaja

2.0 mm kolektoriaus polinkio dizainas, tinka yra prijungtas-jūsų paraiškos sistema, Kas Laive

XC3S500E: į XILINX Spartan-3E FPGA prietaisas, kurio funkcijos:

Veikimo Dažnis: 50MHz

Darbinė Įtampa: 1.15 V～3.3 V

Pakuotė: QFP208

I/Os: 116

LEs: 500K

RAM: 360kb

DCMs: 4

Derinimo/Programavimas: palaiko JTAG

AMS1117-3.3, 3.3 V įtampos reguliatorius

AMS1117-2.5, 2.5 V įtampos reguliatorius

AMS1117-1.2, 1.2 V įtampos reguliatorius

XCF04S, borto serijos "FLASH" atminties, saugoti kodas

Maitinimo indikatorius

Šviesos diodai

FPGA įkrovimo indikatorius

Reset mygtukas

nCONFIG mygtuką: re konfigūravimas FPGA lustas, t. galios reseting

50M aktyvus kristalų laikrodžių osciliatoriai

JTAG sąsaja: derinimo/programavimas

FPGA smeigtukai išsiplėtimo, VCC, GND ir visi I/O prievadai yra prieinama dėl plėtimosi jungtys ir toliau plėsti Nuotraukas

Pastaba:

Core3S500E suteikia JTAG derinimo sąsaja, dar NĖRA integruoti, bet derinimo funkciją, derintuvę reikia.

Motina valdybos ir programuotojas/derintuvas nuotraukų NĖRA įtraukti į kainą.Derinimo/Programavimo Sąsaja

Į Core3S500E FPGA core valdybos sujungia JTAG sąsaja programavimo/derinimą.

Plėtros Išteklius

Susijusios programinės įrangos (Xilinx ISE 12 - palaiko Winxp/Win7, nepalaiko Win8 )

Demo kodas (Verilog, VHDL)

Planas (PDF)

FPGA plėtros dokumentai

Wiki: www.waveshare.com/wiki/Core3S500E

PAKUOTĖS TURINYS Pakuotėje Yra

Core3S500E core valdybos x 1 1

Svoris: 0.044 kg